Banner EZ-SCREEN­ Safety Light Curtain Systems - Manuale (Pagina 73)

Sistema EZ-SCREEN ® Tipo 2 Appendice 2
MANUALE D’ISTRUZIONI - VERSIONE EUROPEA 119249 rev. A 29.11.06 65
A2 DIAGRAMMI DEI TEMPI
A.2.1 TEMPI DEI SISTEMI CON USCITA TRIP
Per generare un test [controllo] affidabile per il Sistema
EZ-SCREEN Tipo 2 configurato per uscita Trip e per la sua inter-
faccia, l’ingresso TEST/RESET (pin 8) deve restare aperto per
più di 0,25 s. Periodi inferiori ai 0,25 s dovranno essere ignora-
ti. Una volta che l’ingresso TEST/RESET (pin 8) si è richiuso e
che la zona di rilevamento è libera, le uscite OSSD si porteranno
allo stato ON (vedere la
Figura 33 a pagina 65 ).
A.2.2 TEMPI DEI SISTEMI CON USCITA LATCH
Per generare un test [controllo] affidabile per il Sistema
EZ-SCREEN Tipo 2 configurato per uscita Latch e per la sua in-
terfaccia, l’ingresso TEST/RESET (pin 8) deve restare aperto per
più di 0,25 s. Periodi inferiori ai 0,25 s dovranno essere ignorati.
Per uscire da una condizione di blocco di sistema all’accensione
(avvio), da una condizione Latch (riavvio) o da un blocco dovuto
ad una condizione di guasto (reset), la zona di rilevamento deve
essere ripristinata e l’ingresso TEST/RESET (pin 8) deve essere
aperto per un tempo superiore a 0,25 s e quindi richiuso. Pre-
sumendo che la zona di rilevamento sia sgombra da ostacoli, le
uscite OSSD si portano allo stato ON (vedere la
Figura 34 a
pagina 65 ).
A.2.3 TEMPI DEI SISTEMI TRIP-BLOCCO/
RESET E LATCH-AVVIO/RIAVVIO
Per uscire da una condizione di blocco di sistema all’accensione
(avvio), da una condizione Latch (riavvio) o da un blocco dovuto
ad una condizione di guasto (reset), la zona di rilevamento deve
essere ripristinata e l’ingresso TEST/RESET (pin 8) deve essere
aperto per un tempo superiore a 0,25 s e quindi richiuso. Pre-
sumendo che la zona di rilevamento sia sgombra da ostacoli, le
uscite OSSD si portano allo stato ON (vedere la
Figura 35 a
pagina 65 ).
Figura 33 Diagramma dei tempi di test per sistemi con uscita Trip
ON
OFF
24 Vcc
0 Vcc
0,25 s 0,25 s
TEST
STATO
USCITA
Figura 34 Diagramma dei tempi di test per sistemi con uscita Latch
ON
OFF
24 Vcc
0 Vcc
0,25 s 0,25 s
TEST
0,25 s 0,25 s
STATO
USCITA
Figura 35 Diagramma dei tempi di Avvio/Reset per sistemi con uscita
OFF
24 Vcc
0 Vcc
0,25 s 0,25 s
AVVIO
STATO
USCITA